Author(s): Erik Larsson
Edition: 1
Year: 2005
Language: English
Pages: 397
Contents......Page 6
Preface......Page 14
Acknowledgements......Page 17
Part 1 Testing concepts......Page 18
1. INTRODUCTION......Page 19
1 Introduction......Page 23
2 High-level design......Page 24
3 Core-Based Design......Page 25
4 Clocking......Page 28
5 Optimization......Page 32
1 Introduction......Page 38
2 Design-for-Test Methods......Page 48
3 Mixed-Signal Testing......Page 68
2 The Boundary-Scan Standards (IEEE 1149.1)......Page 70
3 Analog Test Bus (IEEE 1149.4)......Page 78
Part 2 SOC Design for Testability......Page 82
1 Introduction......Page 83
2 Core modeling......Page 84
3 Test Resource modeling......Page 87
4 Core Wrapper......Page 88
5 Test Access Mechanism......Page 90
1 Introduction......Page 92
2 Limitations at the Tester......Page 93
3 Test Conflicts......Page 96
4 Discussion......Page 101
1 Introduction......Page 103
2 Power consumption......Page 104
3 System-level Power modeling......Page 105
4 Hot-spot modeling with Power Grids......Page 107
5 Core-level Power modeling......Page 109
6 Discussion......Page 112
1 Introduction......Page 113
2 Test Access Mechanism Design......Page 121
3 Test TIME Analysis......Page 127
1 Introduction......Page 129
2 Scheduling of Tests with fixed test time under test conflicts......Page 133
3 Scheduling of tests with non-fixed (variable) testing times......Page 142
4 Optimal Test time?......Page 157
5 Integrated Test Scheduling and TAM Design......Page 165
6 Integrating Core Selection in the Test Design Flow......Page 171
7 Further Studies......Page 174
Part 3 SOC Test Applications......Page 175
1 Introduction......Page 176
2 Background and Related Work......Page 178
3 A Reconfigurable Power-Conscious Core Wrapper......Page 180
4 Optimal Test Scheduling......Page 183
5 Experimental Results......Page 193
6 Conclusions......Page 195
1 Introduction......Page 199
2 Related Work......Page 200
3 System modeling......Page 204
4 The SOC Test Issues......Page 206
5 The Heuristic Algorithm......Page 213
6 Simulated Annealing......Page 217
7 Experimental Results......Page 220
8 Conclusions......Page 226
1 Introduction......Page 227
2 Background and Related Work......Page 229
3 Test Problems......Page 233
4 Our Approach......Page 249
5 Experimental Results......Page 258
6 Conclusions......Page 262
1 Introduction......Page 264
2 Background......Page 265
3 Related Work......Page 268
4 Problem Formulation......Page 271
5 Test Problems and Their Modeling......Page 274
6 Test Design Algorithm......Page 279
7 Experimental Results......Page 284
8 Conclusions......Page 286
1 Introduction......Page 288
2 Related Work......Page 289
3 Sequential Test Scheduling......Page 290
4 Concurrent Test Scheduling......Page 291
6 Conclusions......Page 297
1 Introduction......Page 302
2 Related Work......Page 304
3 Problem Formulation......Page 306
4 Test Quality Metric......Page 307
5 Test Scheduling and Test Vector Selection......Page 310
6 Experimental Results......Page 316
7 Conclusions......Page 318
2 Format of the inputfile......Page 331
3 Design Kime......Page 334
4 Design Muresan 10......Page 336
5 Design Muresan 20......Page 337
6 ASIC Z......Page 339
7 Extended ASIC Z......Page 341
8 System L......Page 343
9 Ericsson design......Page 345
10 System S......Page 359
References......Page 362
C......Page 392
G......Page 393
N......Page 394
S......Page 395
W......Page 396
Y......Page 397
