Institutional book, not really for bookstore catalogue
The book contains valuable information structured to provide insight on how to design SC sigma-delta modulators. It presents architectures, circuits, models, methods and practical considerations for the design of high-performance low-pass switched-capacitor (SC) sigma-delta A/D interfaces for mixed-signal CMOS ASICs. The main focus of the book is on cascade architectures. It differs from other books in the complete, in-depth coverage of SC circuit errors.
Author(s): Rocío Río Fernández, Fernando Medeiro Hidalgo, Belén Pérez Verdú, José Manuel Rosa Utrera, Ángel Rodríguez-Vázquez
Series: Analog Circuits and Signal Processing
Edition: 1
Publisher: Springer
Year: 2006
Language: English
Pages: 299
CONTENTS......Page 6
List of Abbreviations......Page 11
Preface......Page 14
CHAPTER 1: ΣΔ ADCs: Principles, Architectures, and State of the Art......Page 21
1.1. Analog-to-Digital Conversion: Fundamentals......Page 22
1.1.2. Quantization......Page 23
1.2.1. Oversampling......Page 27
1.2.2. Noise-shaping......Page 28
1.2.3. Basic architecture of oversampling ΣΔ ADCs......Page 31
1.2.4. Performance metrics......Page 35
1.2.5. Ideal performance......Page 37
1.3.1. 1st-order ΣΔ modulator......Page 40
1.3.2. 2nd-order ΣΔ modulator......Page 44
1.3.3. High-order ΣΔ modulators......Page 47
1.4. Cascade ΣΔ Architectures......Page 54
1.5. Multi-Bit ΣΔ Architectures......Page 63
1.5.1. Element trimming and analog calibration......Page 66
1.5.2. Digital correction......Page 67
1.5.3. Dynamic element matching......Page 68
1.5.4. Dual-quantization......Page 69
1.6. Parallel ΣΔ Architectures......Page 72
1.6.2. Time division multiplexing......Page 73
1.7. State of the Art in ΣΔ ADCs......Page 74
1.8. Summary......Page 85
CHAPTER 2: Non-Ideal Performance of ΣΔ Modulators......Page 87
2.1. Integrator Leakage......Page 88
2.1.1. Single-loop ΣΔ modulators......Page 89
2.1.2. Cascade ΣΔ modulators......Page 92
2.2.1. Single-loop ΣΔ modulators......Page 97
2.2.2. Cascade ΣΔ modulators......Page 99
2.3. Integrator Settling Error......Page 103
2.3.1. Model for the transient response of SC integrators......Page 104
2.3.2. Validation of the proposed model......Page 112
2.3.3. Effect of the amplifier finite gain-bandwidth product......Page 115
2.3.4. Effect of the amplifier finite slew rate......Page 119
2.3.5. Effect of the switch finite on-resistance......Page 122
2.4. Circuit Noise......Page 128
2.4.1. Noise in track-and-holds......Page 129
2.4.2. Noise in SC integrators......Page 133
2.4.3. Circuit noise in ΣΔ modulators......Page 142
2.5. Clock Jitter......Page 144
2.6. Sources of Distortion......Page 145
2.6.1. Distortion due to the non-linear capacitors......Page 146
2.6.2. Distortion due to the amplifier non-linear gain......Page 150
2.6.3. Distortion due to the switch non-linear on-resistance......Page 153
2.6.4. Distortion due to the non-linear settling......Page 158
2.7. Summary......Page 159
CHAPTER 3: A Wideband ΣΔ Modulator in 3.3-V 0.35-μm CMOS......Page 160
3.1. Design Methodology......Page 161
3.2. Topology Selection......Page 162
3.3. Switched-Capacitor Implementation......Page 170
3.4.1. Modulator sizing......Page 172
3.4.2. Integrator scaling......Page 178
3.5.1. Amplifiers......Page 179
3.5.2. Comparators......Page 187
3.5.3. Switches......Page 188
3.5.4. Capacitors......Page 189
3.5.5. Programmable A/D/A converter......Page 192
3.5.6. Clock phase generator......Page 195
3.6. Layout and Prototyping......Page 196
3.7. Experimental Results......Page 198
3.7.2. Influence of jitter noise......Page 201
3.7.3. Influence of settling errors......Page 202
3.7.4. Influence of switching noise......Page 204
3.8. Performance Summary......Page 207
3.9. Performance Comparison with the State of the Art......Page 208
3.10. Summary......Page 211
CHAPTER 4: A ΣΔ Modulator in 2.5-V 0.25-μm CMOS for ADSL/ADSL+......Page 212
4.1. Topology Selection......Page 214
4.3. Specifications for the Building Blocks......Page 217
4.4.1. Amplifiers......Page 224
4.4.2. Comparators......Page 228
4.4.3. Switches......Page 229
4.4.5. A/D/A converter......Page 231
4.4.6. Clock phase generator......Page 233
4.4.7. Auxiliary blocks......Page 234
4.5. Layout and Prototyping......Page 236
4.6. Experimental Results......Page 238
4.7. Performance Summary......Page 242
4.8. Performance Comparison with the State of the Art......Page 244
4.9. Summary......Page 247
CHAPTER 5: A ΣΔ Modulator with Programmable Signal Gain for Automotive Sensor Interfaces......Page 248
5.1. Basic Design Considerations......Page 250
5.2. Architecture Selection and High-Level Sizing......Page 252
5.2.2. SC implementation......Page 254
5.3.1. Amplifiers......Page 258
5.3.2. Comparators......Page 262
5.3.3. Switches......Page 263
5.3.5. Auxiliary blocks......Page 265
5.4. Layout and Prototyping......Page 268
5.5. Experimental Results......Page 270
5.6. Summary......Page 275
A.1. Topology Description......Page 277
A.2. Non-Ideal Performance......Page 281
B.1. Dominant Error Mechanisms......Page 284
B.2. Estimation of Power Consumption......Page 286
B......Page 291
C......Page 293
E......Page 294
G......Page 295
J......Page 297
K......Page 298
L......Page 299
M......Page 300
P......Page 302
R......Page 303
S......Page 304
V......Page 305
Y......Page 306
Z......Page 307
C......Page 308
D......Page 309
I......Page 310
O......Page 311
S......Page 312
T......Page 313
W......Page 314
