СПб.: ИТМО, 2003. — 110 с.
Общие сведения о цифровых сигналах и цепях.
уровни логических сигналов.
Виды цифровых сигналов.
Выходные каскады цифровых логических элементов.
Цепи Pull Up и Pull Down.
Элементная база цифровых систем.
общие сведения. Классификация.
Базовые матричные кристаллы (вентильные матрицы).
Классификации плис.
классификация по архитектуре.
Классификация по уровню интеграции.
Классификация по признаку кратности программирования.
Системные свойства Плис.
программируемые пользователем вентильные матрицы.
основные сведения.
Функциональные блоки Fpga.
блоки ввода/вывода Fpga.
системы межсоединений.
Плис с комбинированной архитектурой.
структура микросхем семейства Flex (Acex).
Логические элементы.
Встроенные блоки памяти.
Основные сведения о сбис типа "Система на кристалле".
Особенности разработки и использования бис/Сбис с программируемой структурой. Конвертация проектов.
конфигурирование бис/Сбис с программируемой.
структурой.
засекречивание проектов на плис.
система проектирования altera max+Plus ii.
обзор.
Файлы Max+Plus ii.
основные приложения Max+Plus ii.
стандарт ieee 1149.1 (Jtag).
Назначение.
Описание сигнальных линий Jtag-интерфейса.
Описание Tap контроллера.
Описание команд.
Структура ячеек.
Недостатки стандарта Jtag.
учебно–Лабораторный стенд sdk-6.0.
Обзор ресурсов стенда.
Конфигурируемая структура Sdk-6.0.
Базовая архитектурная конфигурация – Sdk-6.0.
Общая классификация типов корпусов современных интегральных схем.
функции корпуса Ис.
классификации корпусов Ис.
положение ядра Ис (в корпусе).
Распространенные аббревиатуры корпусов Ис.
Назначение контактов плис acex В учебно-ЛАБОРАТОРНОМ СТЕНДЕ SDK-6.0.
ПРИЛОЖЕНИЕ ЭТО ИНТЕРЕСНО.
Закон МУРА.
Закон АМДАЛА (Amdahl’s Law).
Подсчет числа эквивалентных вентилей ПЛИС (логическая емкость.
кристалла).
