电子技术基础 数字部分: 数字部分（第五版）

前言
目录
1 数字逻辑概论
1.1 数字电路与数字信号
1.1.1 数字技术的发展及其应用
1.1.2 数字集成电路的分类及特点
1.1.3 模拟信号和数字信号
1.1.4 数字信号的描述方法
1.2 数制
1.2.1 十进制
1.2.2 二进制
1.2.3 十-二进制之间的转换
1.2.4 十六进制和八进制
1.3 二进制数的算术运算
1.3.1 无符号二进制数的算术运算
1.3.2 带符号二进制数的减法运算
1.4 二进制代码
1.4.1 二-十进制码
1.4.2 格雷码
1.4.3 ASCII码
1.5 二值逻辑变量与基本逻辑运算
1.6 逻辑函数及其表示方法
小结
习题
2 逻辑代数与硬件描述语言基础
2.1 逻辑代数
2.1.1 逻辑代数的基本定律和恒等式
2.1.2 逻辑代数的基本规则
2.1.3 逻辑函数的代数化简法
2.2 逻辑函数的卡诺图化简法
2.2.1 最小项的定义及其性质
2.2.2 逻辑函数的最小项表达式
2.2.3 用卡诺图表示逻辑函数
2.2.4 用卡诺图化简逻辑函数
2.3 硬件描述语言Verilog HDL基础
2.3.1 Verilog的基本语法规则
2.3.2 变量的数据类型
2.3.3 Verilog程序的基本结构
2.3.4 逻辑功能的仿真与测试
小结
习题
3 逻辑门电路
3.1 MOS逻辑门电路
3.1.1 数字集成电路简介
3.1.2 逻辑电路的一般特性
3.1.3 MOS开关及其等效电路
3.1.4 CMOS反相器
3.1.5 CMOS逻辑门电路
3.1.6 CMOS漏极开路门和三态输出门电路
3.1.7 CMOS传输门
3.1.8 CMOS逻辑门电路的技术参数
3.1.9 NMOS门电路
3.2 TTL逻辑门电路
3.2.1 BJT的开关特性
3.2.2 基本BJT反相器的动态性能
3.2.3 TTL反相器的基本电路
3.2.4 TTL逻辑门电路
3.2.5 集电极开路门和三态门电路
3.2.6 BiCMOS门电路
3.2.7 改进型TTL门电路——抗饱和TTL电路
3.3 射极耦合逻辑门电路
3.4 砷化镓逻辑门电路
3.5 逻辑描述中的几个问题
3.5.1 正负逻辑问题
3.5.2 基本逻辑门电路的等效符号及其应用
3.6 逻辑门电路使用中的几个实际问题
3.6.1 各种门电路之间的接口问题
3.6.2 门电路带负载时的接口电路
3.6.3 抗干扰措施
3.7 用Verilog HDL描述逻辑门电路
3.7.1 CMOS门电路的Verilog建模
3.7.2 CMOS传输门电路的Verilog建模
小结
习题
4 组合逻辑电路
4.1 组合逻辑电路的分析
4.2 组合逻辑电路的设计
4.3 组合逻辑电路中的竞争冒险
4.3.1 产生竞争冒险的原因
4.3.2 消去竞争冒险的方法
4.4 若干典型的组合逻辑集成电路
4.4.1 编码器
4.4.2 译码器／数据分配器
4.4.3 数据选择器
4.4.4 数值比较器
4.4.5 算术运算电路
4.5 组合可编程逻辑器件
4.5.1 PLD的结构、表示方法及分类
4.5.2 组合逻辑电路的PLD实现
4.6 用Verilog HDL描述组合逻辑电路
4.6.1 组合逻辑电路的门级建模
4.6.2 组合逻辑电路的数据流建模
4.6.3 组合逻辑电路的行为级建模
小结
习题
5 锁存器和触发器
5.1 双稳态存储单元电路
5.1.1 双稳态的概念
5.1.2 双稳态存储单元电路
5.2 锁存器
5.2.1 SR锁存器
5.2.2 D锁存器
5.3 触发器的电路结构和工作原理
5.3.1 主从触发器
5.3.2 维持阻塞触发器
5.3.3 利用传输延迟的触发器
5.3.4 触发器的动态特性
5.4 触发器的逻辑功能
5.4.1 D触发器
5.4.2 JK触发器
5.4.3 T触发器
5.4.4 SR触发器
5.4.5 D触发器功能的转换
5.5 用Verilog HDL描述锁存器和触发器
5.5.1 时序电路建模基础
5.5.2 锁存器和触发器的Verilog建模实例
小结
习题
6 时序逻辑电路
6.1 时序逻辑电路的基本概念
6.1.1 时序逻辑电路的模型与分类
6.1.2 时序电路逻辑功能的表达
6.2 同步时序逻辑电路的分析
6.2.1 分析同步时序逻辑电路的一般步骤
6.2.2 同步时序逻辑电路分析举例
6.3 同步时序逻辑电路的设计
6.3.1 设计同步时序逻辑电路的一般步骤
6.3.2 同步时序逻辑电路设计举例
6.4 异步时序逻辑电路的分析
6.5 若干典型的时序逻辑集成电路
6.5.1 寄存器和移位寄存器
6.5.2 计数器
6.6 用Verilog HDL描述时序逻辑电路
6.6.1 移位寄存器的Verilog建模
6.6.2 计数器的Verilog建模
6.7 时序可编程逻辑器件
6.6.3 状态图的Verilog建模
6.7.1 时序可编程逻辑器件中的宏单元
6.7.2 时序可编程逻辑器件的主要类型
6.7.3 通用阵列逻辑GAL
小结
习题
7 存储器、复杂可编程器件和现场可编程门阵列
7.1 只读存储器
7.1.1 ROM的定义与基本结构
7.1.2 二维译码
7.1.3 可编程ROM
7.1.4 集成电路ROM
7.1.5 ROM的读操作与定时图
7.1.6 ROM应用举例
7.2 随机存取存储器
7.2.1 静态随机存取存储器
7.2.2 同步静态随机存取存储器
7.2.3 动态随机存取存储器
7.2.4 存储容量的扩展
7.3 复杂可编程逻辑器件
7.3.1 CPLD的结构
7.3.2 CPLD编程简介
7.4 现场可编程门阵列
7.4.1 FPGA中编程实现逻辑功能的基本原理
7.4.2 FPGA的结构
7.4.3 FPGA编程简介
7.5 用EDA技术和可编程器件的设计例题
小结
习题
8 脉冲波形的变换与产生
8.1 单稳态触发器
8.1.1 用CMOS门电路组成的微分型单稳态触发器
8.1.2 集成单稳态触发器
8.1.3 单稳态触发器的应用
8.2 施密特触发器
8.2.1 用门电路组成的施密特触发器
8.2.2 集成施密特触发器
8.2.3 施密特触发器的应用
8.3 多谐振荡器
8.3.1 用门电路组成的多谐振荡器
8.3.2 用施密特触发器构成波形产生电路
8.3.3 石英晶体振荡器
8.4555 定时器及其应用
8.4.1555 定时器
8.4.2 用555定时器组成的施密特触发器
8.4.3 用555定时器组成的单稳态触发器
8.4.4 用555定时器组成的多谐振荡器
小结
习题
9 数模与模数转换器
9.1 D/A转换器
9.1.1 D/A转换器的基本原理
9.1.2 倒T形电阻网络D/A转换器
9.1.3 权电流型D/A转换器
9.1.4 D/A转换器的输出方式
9.1.5 D/A转换器的主要技术指标
9.1.6 D/A转换器的应用
9.2 A/D转换器
9.2.1 A/D转换的一般工作过程
9.2.2 并行比较型A/D转换器
9.2.3 逐次比较型A/D转换器
9.2.4 双积分型A/D转换器
9.2.5 A/D转换器的主要技术指标
9.2.6 集成A/D转换器及其应用
小结
习题
10 数字系统设计基础
10.1 数字系统概述
10.1.1 数字系统的组成
10.1.2 数字系统的设计方法
10.1.3 数字系统的实现
10.2 算法状态机
10.2.1 ASM图形符号
10.2.2 数字系统的ASM图法设计举例
10.3 寄存器传输语言
10.3.1 寄存器传输语言中的几种操作
10.3.2 运用寄存器传输语言设计举例
10.4 用可编程逻辑器件实现数字系统
10.4.1 交通灯控制系统的Verilog HDL描述
10.4.2 数字密码锁的Verilog HDL描述
小结
习题
附录A CMOS和TTL逻辑门电路的技术参数
附录B　Quartus Ⅱ 5.0 开发软件简介
B.1 基Quartus Ⅱ软件的设计流程
B.2 Quartus Ⅱ软件的使用简介
附录C 电气简图用图形符号——二进制逻辑元件（GB/T 4728.12 -1996）简介
C.1 二进制逻辑元件图形符号的组成
C.2 限定符号
C.3 关联标注法
附录D　常用逻辑符号对照表
参考文献
索引（汉英对照）
部分习题答案